CAN XLにおけるハードウェアSecOC高速化アーキテクチャ

Techniques for implementing real-time CMAC calculation in silicon without adding latency to 20 Mbps bus arbitration.

パイプライン化された対称暗号化エンジン

パイプライン化されたAESエンジンがCRC生成と並行して2048バイトのCAN XLペイロードを検証し、ソフトウェア実装比で遅延を94%削減します。