Techniques for implementing real-time CMAC calculation in silicon without adding latency to 20 Mbps bus arbitration.
Des moteurs AES pipelinés valident les charges utiles de 2048 octets en parallèle du calcul CRC, réduisant la latence de 94% par rapport au logiciel.